Элементы схемотехники цифровых устройств обработки информации - [23]
Простейшим счётчиком является Т-триггер, считающий до 2-х, то есть осуществляющий счёт и хранение не более 2-х сигналов.
Счётчик, образованный цепочкой из n триггеров сможет подсчитать в двоичном коде 2>n импульсов. Число n определяет количество разрядов двоичного числа, которое может быть записано в счётчик. Число 2>n называется модулем или коэффициентом счёта:
K>СЧ = 2>n
Схема простейшего 4-х разрядного счётчика приведена на рисунке 60,а. Принцип работы счётчика проиллюстрирован временными диаграммами, приведёнными на рисунке 60,б.
Рисунок 60 Схема двоичного суммирующего счётчика а)
и временные диаграммы его работы б).
Первый разряд счётчика переключается с приходом каждого входного импульса, что соответствует алгоритму работы Т-триггера. На каждые два входных импульса Т-триггер формирует один выходной импульс.
Второй разряд переключается в состояние «1» после прихода каждого 2-го импульса.
Третий разряд — после прихода каждого 4-го импульса.
Четвёртый разряд — после прихода каждого 8-го импульса.
Таким образом, единичные значения сигналов на выходах триггеров регистра появляются с приходом 1, 2, 4, 8 импульсов, что соответствует весовым коэффициентам двоичного кода. Поэтому с выходов триггеров регистра можно прочитать параллельный двоичный код числа импульсов, поступивших на его вход. Например, после прихода 5 импульсов единичные значения установятся на выходах Q>1 и Q>3 (см. пунктирную линию на рисунке 60,б), что соответствует коду числа 5: 0101B. Аналогично, после прихода 13-и импульсов на выходах триггеров установится код 1101B.
Если число входных импульсов N>ВХ>K>СЧ, то при N>ВХ=K>СЧ происходит переполнение счётчика, после чего счётчик возвращается в нулевое состояние и повторяет цикл работы.
После каждого цикла счёта на выходе последнего триггера возникают перепады напряжения, то есть формируется один импульс. Это свойство определяет второе назначение счётчиков — деление числа входных импульсов.
Если входные сигналы периодичны и следуют с частотой f>ВХ, то частота f>ВЫХ:
f>ВЫХ = f>ВХ/ K>СЧ
В этом случае коэффициент счёта определяется как коэффициент деления и обозначается K>ДЕЛ.
У счётчика в режиме деления частоты используется сигнал только последнего триггера, а промежуточные состояния остальных триггеров не учитываются.
Всякий счётчик может быть использован как делитель частоты.
5.3.3 Вычитающие и реверсивные счётчики
Реверсивный счётчик может работать в качестве суммирующего и вычитающего.
Суммирующий счётчик, как было показано выше, получается при подсоединении к входу последующего каскада прямого выхода предыдущего.
Каждый входной импульс увеличивает число, записанное в счётчик, на 1. Перенос информации из предыдущего разряда в последующий происходит при смене состояния предыдущего разряда (триггера) с 1 на 0.
Вычитающий счётчик получается при подсоединении к входу последующего каскада инверсного выхода предыдущего. Он действует обратным образом: двоичное число, хранящееся в счётчике, с каждым поступающим импульсом уменьшается на 1.
Перенос из младшего разряда в старший имеет место при смене состояния младшего разряда с 0 на 1.
Переполнение происходит после достижения счётчиком нулевого состояния, при этом в счётчик записывается максимально возможное значение, т.е. во все разряды — единицы.
Путём включения в схему двоичного суммирующего счётчика (рисунок 60), дополнительных ЛЭ, переключающих на вход последующего триггера прямого и инверсного выходов предыдущего, получается схема реверсивного счётчика. Фрагмент схемы реверсивного счётчика приведён на рисунке 61.
Рисунок 61 Фрагмент схемы реверсивного счётчика
Схема имеет два входа для подачи входных сигналов: +1 — при работе в режиме суммирования, -1 — при работе в режиме вычитания. Дополнительный управляющий вход N задаёт направление счёта. При N=0 схема (рисунок 61) работает как суммирующий счётчик, а при N=1 — как вычитающий.
5.3.4 Счётчики с произвольным коэффициентом счёта
В двоичных счётчиках коэффициент счёта K>СЧ=2>n и может быть равен 2, 4, 8, 16, 32 и т.д. На практике требуются счётчики с коэффициентом счёта не равным 2>n, например, 3, 6, 10, 12, 24 и др.
Они выполняются на основе двоичных счётчиков путём исключения у счётчиков с K>СЧ=2>n соответствующего числа «избыточных» состояний S:
S = 2>n – K>СЧ
Например, двоично-десятичный (декадный) счётчик получают из 4-х разрядного, имеющего K>СЧ=16, исключая 6 состояний.
Возможны 2 варианта построения схем:
а) Счёт циклически идёт от 0000 до 1001, а следующим импульсом обнуляется;
б) Исходным состоянием служит код 0110 числа 6 и счёт происходит до 1111>2=15, а следующим импульсом обнуляется.
Рисунок 62 Схема счётчика с Ксч =10
Схема счётчика с K>СЧ=10, реализованная по первому варианту, приведена на рисунке 62. По сравнению со схемой двоичного счётчика (Рисунок 60), имеющего K>СЧ=24=16, в схему дополнительно введён элемент D5, обнуляющий счётчик при совпадении двух «1» с весовыми коэффициентами 2 и 8. Использование приведённой выше схемы и ЛЭ D5 с 4-мя входами, позволит получить счётчик с любым коэффициентом счёта от 2-х до 15-и.
Для реализации схемы по второму варианту используются триггеры, имеющие входы асинхронной установки триггера
