Искусство схемотехники. Том 3 [Изд.4-е] - [10]

Теперь начнется самое интересное. Рассмотрим электрическую схему прибора (рис. 11.10).

ЦП CLK. для работы МП 68008 требуются тактовые сигналы (CLK) прямоугольной формы (перепады логических уровней) в диапазоне от 2 до 10 МГц. Верхний предел определяется скоростью срабатывания внутренних вентилей и регистров; в настоящее время можно встретить экземпляры МП 68008 с максимальной тактовой частотой 8, 10 или 12,5 МГц. Нижний предел определяется тем обстоятельством, что в ЦП используются динамические регистры, требующие периодической регенерации, поскольку данные в них сохраняются не в триггерах, а в заряженных конденсаторах. Скорость вычислений пропорциональна тактовой частоте, поэтому естественно желание всемерно повысить тактовую частоту. Это, однако, сопряжено с некоторыми недостатками: а) более жесткие требования к временной синхронизации памяти и периферийных устройств, б) большая стоимость и в) большая рассеиваемая мощность, особенно для маломощных КМОП-процессоров и периферийных устройств. Обычно потребляемая мощность не имеет большого значения, за исключением случая батарейного питания; см. гл. 14. Мы остановились на тактовой частоте 8 МГц, так как это дает возможность использовать ту же тактовую серию (деленную на два) для микросхемы последовательного порта; в противном случае для работы УСАПП потребовался бы отдельный генератор, или пришлось бы ограничиться низкими скоростями передачи.

RESET, прерывания, стробирующие сигналы. Для того чтобы выполнить начальную загрузку МП 68008, следует установить сигналы RESET' и HALT' (обе линии двунаправленные; надо использовать схему с открытым коллектором с принудительной установкой верхнего уровня). Мы применили простую схему автозагрузки, состоящую из RC-цепи, триггера Шмитта и кнопки. Обратите внимание на диод, служащий для быстрого разряда в случае коротких выбросов напряжения питания; более совершенная схема сброса при включении питания должна использовать цепь «микропроцессорного контроля» вроде МАХ692, дающую хорошо сформированный сигнал сброса. Линия, обозначенная нами MR', переводится в высокое состояние и при начальной загрузке, и (на время 128 тактов) при выполнении ЦП команды RESET; линия INIT' переводится в высокое состояние только при загрузке.

В этой простой системы мы остановились на автовекторизуемых прерываниях; логическое И сигналов FC0 и FC1 указывает на выполнение цикла подтверждения прерывания, в течение которого мы обязаны установить сигнал VPA' одновременно со стробом адреса AS'. Мы также используем наш сигнал INTA' для запрещения нормального декодирования ввода-вывода (см. ниже). В МП 68008 предусмотрены три уровня автовекторизуемых прерываний. К нижнему уровню (IPL1) мы подключили через проводное ИЛИ «медленные» прерывания от последовательного порта и календаря; прерывания от чувствительного к задержкам таймера (называемого "СIO"-микросхемой) реализуются на следующем уровне (IPL0/2). Самый верхний уровень «немаскируемых» прерываний (установлены обе линии IPL) зарезервирован для прерывания от кнопки (немаскируемое прерывание NMI), так что вы всегда можете вывести плату из состояния зависания в процессе отладки программы.

Для образования пары стробирующих сигналов (RD', WR') мы использовали несколько вентилей. Эти сигналы будут полезны для некоторых "Intel-совместимых" периферийных устройств, для которых требуются отдельные строб-сигналы.

DTACK', BERR' и медленные периферийные устройства. Наконец, мы использовали сдвиговый регистр с параллельным выводом (`164) в качестве машины состояния для генерации последовательности нескольких требуемых сигналов. Сдвиговый регистр удерживается в исходном состоянии до установки ЦП сигнала AS', который указывает на начало цикла шины (см. рис. 11.4). После этого единицы начинают продвигаться вниз по регистру, на один шаг на каждый нарастающий фронт тактовой серии. Выход Q₀ позволяет генерировать задержанный сигнал RD' (DELRD'), который используется обоими неповоротливыми устройствами (SCC и СIO), как это будет объяснено позже. Некоторые устройства ввода-вывода работают медленно и требуют состояний ожидания; выход Q₂ сдвигового регистра позволяет сформировать задержанный сигнал DTACK и реализовать два состояния ожидания для всех портов ввода-вывода (при нашей раскладке адресов весь ввода-вывод отображается на память выше адреса $80000, т. е. при установленном сигнале А19), и отсутствие состояний ожидания для памяти (сигнал А19 не установлен). Если, однако, 1 дойдет до конца сдвигового регистра, возникнут неприятности, поскольку любые циклы магистрали завершаются (со сбросом сигнала AS) задолго до этого. Поэтому последний выход (Q₇) использован для установки сигнала BERR, который приводит к векторизованному переходу (через ячейку 08), что предотвращает зависание ЦП. Такой сигнал «тайм-аута» магистрали особенно важен в ЭВМ общего назначения, где в противном случае обращение ЦП к несуществующему периферийному устройству приведет к аварии машины.

Память. Получив сигнал начальной загрузки (установка RESET и HALT), МП 68008 обращается к началу памяти с целью извлечения двух важных адресов: 32-разрядного стартового адреса, хранящегося в байтах памяти $04-$07, и начального значения указателя стека, располагающегося в байтах $00-$03. Прочитав эти адреса, МП инициализирует указатель стека, после чего осуществляет переход по стартовому адресу.