Элементы схемотехники цифровых устройств обработки информации - [8]
В таблице 7 приведены параметры некоторых серий ЛЭ ТТЛ.
Таблица 7 Параметры некоторых серий логических элементов ТТЛ
| ПАРАМЕТРЫ | СЕРИИ | ||||
|---|---|---|---|---|---|
| Универсальные | Высокого быстродействия | Микромощные | |||
| 133, 155 | К531 | КР1531 | К555 | Кр1533 | |
| Входной ток I>0>ВХ, мА | -1,6 | -2,0 | -0,6 | -0,36 | -0,2 |
| Входной ток I>1>ВХ, мА | 0,04 | 0,05 | 0,02 | 0,02 | 0,02 |
| Выходное напряжение U>0>ВЫХ, В | 0,4 | 0,5 | 0,5 | 0,5 | 0,4 |
| Выходное напряжение U>1>ВЫХ, В | 2,4 | 2,7 | 2,7 | 2,7 | 2,5 |
| Коэффициент разветвления по выходу K>РАЗ | 10 | 10 | 10 | 20 | 20 |
| Коэффициент объединения по входу K>ОБ | 8 | 10 | — | 20 | — |
| Время задержки распространения сигнала t>ЗАД.ср | 19 | 4,8 | 3,8 | 20 | 20 |
| Потребляемый ток, мА: | |||||
| I>0>ПОТ (при U>0>ВЫХ) | 22 | 36 | 10,2 | 4,4 | 3 |
| I>1>ПОТ (при U>1>ВЫХ) | 8 | 16 | 2,8 | 1,6 | 0,85 |
| Допустимое напряжение помехи, В | 0,4 | 0,3 | 0,3 | 0,3 | 0,4 |
| Напряжение питания, В | 5 | 5 | 5 | 5 | 5 |
| Выходные токи, мА: | |||||
| I>0>ВЫХ | 16 | 20 | 20 | 8 | 4 |
| I>1>ВЫХ | -0,4 | -1 | -1 | -0,4 | -0,4 |
| Средняя потребляемая мощность на элемент, мВт | 10 | 19 | 4 | 2 | 1,2 |
3.3 Эмиттерно-связанная логика
Основой эмиттерно-связанной логики (ЭСЛ) является быстродействующий переключатель тока (Рисунок 14,а). Он состоит из двух транзисторов, в коллекторную цепь которых включены резисторы нагрузки R>К, а в цепь эмиттеров обоих транзисторов — общий резистор Rэ, по величине значительно больший Rк. На вход одного из транзисторов подаётся входной сигнал U>вх, а на вход другого — опорное напряжение U>оп. Схема симметрична, поэтому в исходном состоянии (U>вх=U>оп) и через оба транзистора протекают одинаковые токи. Через сопротивление Rэ протекает общий ток I>О.
Рисунок 14 Эмиттерно-связанная логика: а) переключатель тока;
б) упрощенная принципиальная схема
При увеличении U>вх ток через транзистор VT1 увеличивается, возрастает падение напряжения на сопротивлении R>э, транзистор VT2 подзакрывается и ток через него уменьшается. При входном напряжении, равном уровню лог «1» (U>вх=U>1), транзистор VT2 закрывается и весь ток протекает через транзистор VT1. Параметры схемы и ток I>0 выбираются таким образом, чтобы транзистор VT1 в открытом состоянии работал в линейном режиме на границе области насыщения.
При уменьшении U>вх до уровня лог. «0» (U>вх=U>0), наоборот, транзистор VT1 закрыт, а транзистор VT2 находится в линейном режиме на границе с областью насыщения.
В схеме ЭСЛ (Рисунок 14,б) параллельно транзистору VT1 включается ещё один или несколько транзисторов (в зависимости от коэффициента объединения по входу), которые составляют одно из плеч переключателя тока. К выходам ЛЭ для повышения нагрузочной способности подключены два эмиттерных повторителя VT4 и VT5.
При подаче на все входы или на один из них, например, первый, сигнала U>ВХ>1=U>1, транзистор VT1 открывается и через него протекает ток I>0, а транзистор VT3 закрывается.
U>ВЫХ>1 = U>1 – U>БЭ.нас = U>0
U>ВЫХ>2 = U>ПИТ – U>БЭ.нас = U>1
Таким образом, по первому выходу данная схема реализует логическую операцию ИЛИ-НЕ, а по второму — операцию ИЛИ. Нетрудно видеть, что пороговое напряжение U>ПОР=U>ОП, логический перепад ΔU=U>1-U>0=U>БЭ.нас и помехоустойчивость схемы U>+>ПОМ=U>->ПОМ=0,5U>БЭ.нас.
Входные токи элемента, а следовательно, и токи нагрузки ЭСЛ малы: I>0>ВХ≈0, ток I>1>ВХ равен базовому току транзистора, работающего на границе области насыщения, а не в области насыщения. Поэтому нагрузочная способность элемента велика и коэффициент разветвления достигает 20 и более.
Поскольку логический перепад невелик, то нестабильность напряжения источника питания существенно влияет на помехоустойчивость ЭСЛ. Для повышения помехоустойчивости в схемах ЭСЛ заземляют не отрицательный полюс источника питания, а положительный. Это делается для того, чтобы большая доля напряжения помехи падала на большом сопротивлении R>э и только малая её доля попадала на входы схемы.
При совместном использовании ЛЭ ЭСЛ и ТТЛ между ними приходится включать специальные микросхемы, которые согласуют уровни логических сигналов. Их называют преобразователями уровней (ПУ).
Высокое быстродействие ЭСЛ обусловлено следующими основными факторами:
1 Открытые транзисторы не находятся в насыщении, поэтому исключается этап рассасывания неосновных носителей в базах.
2 Управление входными транзисторами осуществляется от эмиттерных повторителей предшествующих элементов, которые, имея малое выходное сопротивление, обеспечивают большой базовый ток и, следовательно, малое время открывания и закрывания входных и опорного транзисторов.
3 Малый логический перепад сокращает до минимума время перезарядки паразитных емкостей элемента.
Все эти факторы в комплексе обеспечивают малое время фронта и среза выходного напряжения элементов ЭСЛ.
Для ЭСЛ характерны следующие средние параметры: U>пит=–5В; U>1=–(0,7–0,9)В; U>0=–(1,5–2)В; tЗ>Д.ср=3–7 нс; P>пот=10–20 мВт.
Перспективными считаются серии К500 и К1500, причём серия К1500 относится к числу субнаносекундных и имеет время задержки распространения менее 1 нс. (Таблица 8).
Таблица 8 Параметры основных серий ЛЭ ЭСЛ
| Параметры | Серии | |
|---|---|---|
| К500 | К1500 | |
| Входной ток I>0>ВХ,мА | 0,265 | 0,35 |
| Входной ток I>1>ВХ, мА | 0,0005 | 0,0005 |
| Выходное напряжение U>0>ВЫХ, В | -1,85…-1,65 | -1,81…-1,62 |
| Выходное напряжение U>1>ВЫХ, В | -0,96…-0,81 | -1,025…-0,88 |
| Выходное пороговое напряжение, В: | ||
| U>0>ВЫХ.пор | -1,63 | -1,61 |
| U>1>ВЫХ.пор | -0,98 | -1,035 |
| Время задержки распространения, нс | 2,9 | 1,5 |
| Допустимое напряжение помехи, В | 0,125 | 0,125 |
