Элементы схемотехники цифровых устройств обработки информации - [11]
Если группы ярусно и параллельно включённых транзисторов поменять местами, то будет реализован элемент, выполняющий функцию И-НЕ (рисунок 19,в). Он работает аналогично предыдущему. Транзисторы VT1 и VT3 имеют канал p-типа и открыты при напряжении на затворах, близких к нулю. Транзисторы VT2 и VT4 имеют канал n-типа и открыты при напряжениях на затворах, больших порогового значения. Если открыты оба эти транзистора, то на выходе будет установлен сигнал «лог. 0».
Таким образом, сочетание параллельного включения транзисторов с каналами p-типа электропроводности, и ярусного соединения транзисторов с каналами n-типа позволили реализовать функцию И-НЕ.
В ЛЭ КМОП очень просто реализуют элементы с тремя устойчивыми состояниями. Для этого последовательно с транзисторами инвертора включают два комплементарных транзистора VT1, VT4 (рисунок 20,а), управляемых инверсными сигналами
Рисунок 20 Инвертор с тремя выходными состояниями а); согласование ЛЭ ТТЛ с ЛЭ КМОП б).
Согласование ЛЭ ТТЛ с ЛЭ КМОП можно выполнить несколькими способами:
1) Питать ЛЭ КМОП малым напряжением (+5 В), при которых сигналы ЛЭ ТТЛ переключают транзисторы ЛЭ КМОП;
2) Использовать ЛЭ ТТЛ с открытым коллектором, в цепь выхода которых включён резистор, подключенный к дополнительному источнику напряжения (рисунок 20,б).
При хранении и монтаже следует опасаться статического электричества. Поэтому при хранении выводы микросхем электрически замыкают между собой. Монтаж их производится при выключенном напряжении питания, причём обязательно использование браслетов, с помощью которых тело электромонтажников соединяется с землёй.
ЛЭ КМОП-серий широко применяются при построении экономичных цифровых устройств малого и среднего быстродействия. Параметры некоторых серий ЛЭ КМОП типа приведены в таблице 8.
Таблица 8 Параметры некоторых серий ЛЭ КМОП типа
| Параметры | серия | |
|---|---|---|
| 176, 561, 564 | 1554 | |
| Напряжение питания U>ПИТ, В | 3…15 | 2…6 |
| Выходные напряжения, В: | ||
| низкого уровня U>0>ВЫХ | <0,05 | <0,1 |
| высокого уровня U>1>ВЫХ | U>ПИТ–0,05 | U>ПИТ–0,01 |
| Среднее время задержки сигнала, нс: | ||
| для U>ПИТ=5 В | 60 | 3,5 |
| для U>ПИТ=10 В | 20 | — |
| Допустимое напряжение помехи, В | 0,3 U>ПИТ | — |
| Мощность, потребляемая в статическом режиме, мВт/корпус | 0,1 | 0,1…0,5 |
| Входное напряжение, В | 0,5…(U>ПИТ+0,5 В) | 0,5…(U>ПИТ+0,5 В) |
| Выходные токи, мА | 1…2,6 | >2,4 |
| Мощность, потребляемая при частоте переключения f=1 МГц, U>ПИТ=10 В, C>н=50 пф, мВт/корпус | 20 | — |
| Тактовая частота, МГц | — | 150 |
4 Цифровые устройства комбинационного типа
Цифровыми устройствами комбинационного типа или цифровыми автоматами без памяти называются цифровые устройства, логические значения на выходе которых однозначно определяются совокупностью или комбинацией сигналов на входах в данный момент времени. К ним относятся суммирующие схемы, шифраторы и дешифраторы, мультиплексоры и демультиплексоры, цифровые компараторы и другие устройства. Цифровые устройства комбинационного типа выпускаются в виде интегральных микросхем или входят в состав больших интегральных микросхем, таких как процессоры, запоминающие и другие устройства.
4.1 Двоичные сумматоры
4.1.1 Одноразрядные сумматоры
В цифровой вычислительной технике используются одноразрядные суммирующие схемы с двумя и тремя входами, причём первые называются полусумматорами, а вторые — полными одноразрядными сумматорами. Полусумматоры могут использоваться только для суммирования младших разрядов чисел. Полные одноразрядные сумматоры имеют дополнительный третий вход, на который подаётся перенос из предыдущего разряда при суммировании многоразрядных чисел.
На рисунке 21, а) приведена таблица истинности полусумматора, на основании которой составлена его структурная формула в виде СДНФ (Рисунок 21, б). Функциональная схема, составленная на элементах основного базиса в соответствии с этой структурной формулой, приведена на рисунке 21, в).
Рисунок 21 Одноразрядный полусумматор: а) таблица истинности, б) структурная формула, в) функциональная схема.
Основными параметрами, характеризующими качественные показатели логических схем, являются быстродействие и количество элементов, определяющее сложность схемы.
Быстродействие определяется суммарным временем задержки сигнала при прохождении элементов схемы. В приведённой выше схеме быстродействие определяется задержкой в трёх логических элементах.
Кроме количества элементов сложность схемы, как было отмечено выше, определяется количеством входов элементов, по которым выполняются логические операции. Этот параметр называется «Число по Квайну». Приведённая выше схема содержит 6 элементов и имеет 10 входов (Число по Квайну равно 10).
Недостатком схемы рисунок 21, в) является то, что на её входы необходимо подавать и прямые и инверсные значения операндов. Применяя законы алгебры логики схему можно преобразовать, исключив инверсии над отдельными операндами. Порядок минимизации показан на рисунке 22, а), функциональная схема — на рисунке 22, б), а её УГО — на рисунке 22, в).
Рисунок 22 Пример минимизации а), функциональная схема б) и УГО одноразрядного полусумматора в).
Минимизированная схема является более быстродействующей, так как вместо 6 содержит 3 элемента, а число по Квайну уменьшилось с 10 до 7. Учитывая огромное количество используемых суммирующих схем, выигрыш можно считать весьма ощутимым.
